

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 03-108745

(43)Date of publication of application : 08.05.1991

(51)Int.Cl.

H01L 23/28

(21)Application number : 01-247546

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing : 22.09.1989


(72)Inventor : ABE TAKASHI

### (54) SEMICONDUCTOR DEVICE

#### (57)Abstract:

**PURPOSE:** To reduce the thermal resistance of a semiconductor device, to keep the configuration of outer terminal leads uniform, to simplify the structure of forming die, to facilitate the handle-ability of a semiconductor device, and to simplify the structure of a package by molding only the element mount face of a lead frame and its side face.

**CONSTITUTION:** A semiconductor device wherein a semiconductor element 22 is mounted on a lead frame, connected to lead terminals 11 by wire bonding, and molded with resin 25 comprises a mold of only the mount side of the lead frame and its side face. For example, the IC chip 22 is mounted on the die pad 21 and connected to outer leads 11 with bonding wires 24 so that the resin 25 can mold the die pad 21 and the IC chip mount side and side face of the outer lead 11. Lastly, the outer leads 11 and the die pad 21 are soldered by solder paste 12 to lead patterns 13 on a printed circuit board 15 and to a connection pattern corresponding to the die pad.



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

## ⑫ 公開特許公報(A) 平3-108745

⑬ Int.Cl.<sup>5</sup>

識別記号

庁内整理番号

⑭ 公開 平成3年(1991)5月8日

H 01 L 23/28

J

6412-5F

審査請求 未請求 請求項の数 1 (全4頁)

⑮ 発明の名称 半導体装置

⑯ 特 願 平1-247546

⑰ 出 願 平1(1989)9月22日

⑱ 発 明 者 阿 部 孝 詩 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

⑲ 出 願 人 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号

⑳ 代 理 人 弁理士 鈴木 喜三郎 外1名

## 明 細 書

## 1. 発明の名称

半導体装置

## 2. 特許請求の範囲

半導体素子をリードフレームに搭載し、該半導体素子と各リード端子をワイヤボンディングにて接続し、樹脂でモールドした半導体素子において、リードフレームの、半導体素子搭載面、及びリードフレームの側面のみをモールドした事を特徴とする半導体装置。

## 3. 発明の詳細な説明

## 〔産業上の利用分野〕

本発明は半導体装置のパッケージ構造に関する。

## 〔従来の技術〕

従来の半導体装置は、第2図に示す様に、ダ

イバット21上に搭載されたI/Oチップ22は、各リード端子23にボンディングワイヤー24で電気的接続をとり、樹脂25でモールドしていた。その後ハンダメッキを行ない、リードをフォーミングした後、外部リード端子26はプリント基板上のパターン27と、ハンダリフロー等で、接続されていた。

## 〔発明が解決しようとする課題〕

しかし、前述の従来技術では、半導体装置の熱抵抗が非常に高いという問題点があった。すなわち、I/Oチップから発生した熱は、リード23及び側面25を通じ外部に放散される。しかし、従来の半導体装置では樹脂25の周囲は、プリント基板15に搭載後も周囲は大気20で囲まれている為、熱伝達性が悪く、熱抵抗は非常に高かった。

又、外部リード端子26は、曲げ部30、及び曲げ部28の2ヶ所で曲げてからハンダ付する為外部リードはたいへん長くなり、リードコプラナ

## 特開平 3-108745(2)

リテー、ペントリード等、バラツキを少なく加工する事は非常に難しかった。

又、加工した後も、わずかな外部力で容易に変形し、ハンダ付性が低下した。

さらに、外部リード端子28は、2カ所で曲げなければならず、フォーミング金型はたいへん複雑になり、高価になった。

本発明は、このような問題点を解決するもので、その目的とするところは、半導体装置の熱抵抗を下げ、外部端子リードの形状を均一に保ち、さらにフォーミング金型の構造を簡単にする。又半導体装置のハンドリング性を容易にし、収納容器の構造を簡単にするにある。

## 〔課題を解決するための手段〕

本発明の半導体装置は、半導体素子をリードフレームに搭載し、各リード端子とワイヤボンディングで接続し、樹脂でモールドした半導体素子において、リードフレームの半導体素子搭載面、及び、リードフレームの側面のみをモールドしたこ

(5)

第3図は本発明の半導体装置のモールド時の説明図である。31は上型、32は下型で平坦な面になっている。33は上型に設けられたゲートである。モールド成型後、下型とリード間に樹脂が入って形成されたレジフラッシュ34は、ハンダメッキ前のデフラッシュ工程にて剝離させる。

第4図は本発明の他の実施例である。外部端子リード41間の樹脂部42はそのまま残し、リードの保護部として使用してもよい。又、リード断面43は逆台形になる様形成すると、リードの樹脂へのくい込みが確実になり、リード部が剝離する様なことがなくなる。

第5図も本発明の他の実施例である。外部端子リードはモールド部が突出しておらず取扱いが非常に容易である。

## 〔発明の効果〕

以上述べた様に、本発明によれば、リードフレームの半導体側及びリードフレームの側面のみをモールドしたことにより、ダイバットを直接ブリ

(5)

とを特徴とする。

## 〔実施例〕

第1図は本発明の実施における断面図であって、ICチップ22はダイバット21上に搭載されており外部リード11とボンディングワイヤー24で接続されている。樹脂25はダイバット21、及び外部リード11のICチップ搭載側及び側面のみをモールドしている。外部リード、及びダイバットはハンダペースト12により、プリント基板15上のリードパターン13、及びダイバットに対応した接続パターン14にハンダ付されている。

このような構成において、ICチップ22から発生した熱はダイバット、ハンダ、プリント基板と直接伝導で伝わる為、熱抵抗は著しく低下する。

さらに、外部リード11には曲げ部がなく、リード長も短かいため、フォーミング金型は単純で安価でできる。さらにリードコプラナリティー、ペントリード等のバラツキも少ない。

(6)

プリント基板にハンダ付でき、半導体装置の熱抵抗を著しく下げることができる。

さらに、外部端子リードの形状バラツキを少なくすることができ、パッケージの取扱いも容易になり、フォーミング金型のコストも下げることができる。

## 4.図面の簡単な説明

第1図は本発明の半導体装置の一実施例を示す図。

第2図は従来の半導体装置を示す説明図。

第3図は本発明の半導体装置のモールド時の説明図。

第4図、第5図は本発明の半導体装置の他の実施例を示す図。

21 ……ダイバット

22 ……ICチップ

11、26 ……外部端子リード

25 ……樹脂

20 ……大気

(6)

特開平 3-108745(3)




- 2 4 .....ボンディングワイヤー  
1 4 .....接続パターン  
1 5 .....プリント基板

以 上


出 版 人 セイコーエプソン株式会社

代 理 人 弁理士 鈴木喜三郎(他1名)


(7)



特開平 3-108745(4)



第 4 図



第 5 図